پس از اینکه طراحی سیستم به اتمام رسید و Constraint های لازم اضافه شد نوبت به سنتز مدار میرسد. در فرآیند سنتز کد HDL یا Schematic به Netlist تبدیل میشود. Netlist شامل net هایی است که با استفاده از گیتهای منطقی و فلیپ فلاپ بهم وصل شدهاند.
با انتخاب فایل Top Module و کلیک بر روی گزینه Synthesis فرآیند سنتز آغاز میشود. صورتی که فرآیند موفقیت آمیز باشد و خطایی روی نداده باشد، با کلیک بر روی گزینه View RTL Schematic میتوان Netlist خروجی را مشاهده کرد (شکل 17).